Article ID: 000086670 Content Type: Troubleshooting Last Reviewed: 03/15/2019

Perché i dati inviati a NOR Flash non sono corretti quando si utilizza il comando OPCODE nell'IP client della cassetta postale seriale Intel® Stratix® 10?

Environment

  • Intel® Quartus® Prime Pro Edition
  • Configuration Clock Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Description

    Quando si utilizza l'IP del client di cassette postali seriali Intel® Stratix® 10, si osserveranno dati errati inviati al flash quando si inviano dati utilizzando il WRITEDATA_0 e WRITEDATA_1 registro. Questo perché l'ordinazione dei byte è in formato little-endian. Ciò equivale all'esecuzione di operazioni di lettura dei dati.

    In base al protocollo di interfaccia SPI, il bit più significativo (MSB) viene inviato o ricevuto quando i dati vengono trasmessi. Quindi ogni byte verrà archiviato dal bit meno significativo (LSB) all'MSB del READDATA_0, READDATA_1, WRITEDATA_0 e WRITEDATA_1. In altre parole, i dati nel registro trasmetteranno il byte LSB al byte MSB del registro dati di lettura o scrittura.

    Resolution

    Per risolvere il problema, è necessario annullare l'ordinazione dei byte dei dati a 4 byte sul WRITEDATA_0 o WRITEDATA_1 registro

    Ad esempio, 4 byte di dati "0x11223344" sono in realtà "0x44332211".

    Related Products

    This article applies to 1 products

    Intel® Stratix® 10 FPGAs and SoC FPGAs

    The content on this page is a combination of human and computer translation of the original, English-language content. This content is provided for your convenience and for general information only and should not be relied upon as complete or accurate. If there is any contradiction between the English-language version of this page and the translation, the English-language version will govern and control. View the English-language version of this page.